
Travaux Dirigés (TD)

– Systèmes Embarqués (SE) –

M1 SRI - Dept. Info. U-JKZ (Février 2026)

Exercices

Evolution et Performance des ordinateurs

1. Soit $A = A(1), A(2), \dots, A(1000)$ et $B = B(1), B(2), \dots, B(1000)$ sont deux vecteurs (matrices unidimensionnelles) comprenant 1000 nombres qui doivent être ajoutés pour former une matrice C telle que $C(I) = A(I) + B(I)$ pour $I = 1, 2, \dots, 1000$. À l'aide du jeu d'instructions IAS, écrivez un programme pour résoudre ce problème. Ignorer le fait que l'IAS a été conçu pour ne contenir que 1000 mots de stockage.
2. **NEW** - Systèmes Embarqués et Microcontrôleurs
 - (a) Qu'est-ce qu'un système embarqué, et en quoi diffère-t-il d'un système informatique traditionnel ?
 - (b) Donnez un exemple de microcontrôleur couramment utilisé dans les systèmes embarqués.
3. **NEW** - Programmation en Langage C
 - (a) Écrivez un programme en langage C qui allume et éteint une LED connectée à un microcontrôleur en utilisant un délai de 1 seconde entre chaque changement d'état.
 - (b) Quels sont les avantages de l'utilisation de la bibliothèque WiringPi dans la programmation de microcontrôleurs Raspberry Pi ?
4. **NEW** - Systèmes Temps Réel
 - (a) Qu'est-ce qu'un système temps réel, et pourquoi est-il important dans les systèmes embarqués ?
 - (b) Donnez un exemple de système temps réel dans la vie quotidienne.
5.
 - (a) Sur l'IAS, à quoi ressemblerait l'instruction de code machine pour charger le contenu de l'adresse de mémoire 2 ?
 - (b) Combien de fois en mémoire le processeur doit-il effectuer pour terminer cette instruction au cours du cycle d'instructions ?

Tout d'abord, le processeur doit créer de la mémoire pour récupérer l'instruction. L'instruction contient l'adresse des données que nous voulons charger. Pendant la phase d'exécution, accède à la mémoire pour charger la valeur de données située à cette adresse pour un total de deux déclenchements en mémoire.

6. Dans IAS, décrivez le processus que doit suivre le CPU pour lire une valeur dans la mémoire et écrire une valeur dans la mémoire en termes de ce qui est mis dans le MAR, le MBR, le bus d'adresse, le bus de données et le bus de contrôle.
7. Compte tenu du contenu en mémoire de l'ordinateur IAS illustré ci-dessous,

Address	Contents
08A	010FA210FB
08B	010FA0F08D
08C	020FA210FB

Affichez le code du langage d'assemblage du programme à partir de l'adresse 08A. Expliquez ce que fait ce programme.

8. Dans les modèles IBM 360 Modèles 65 et 75, les adresses sont échelonnées dans deux unités de mémoire principales distinctes (par exemple, tous les mots de numéro pair dans une unité et tous les mots de numéro impair dans une autre) .Quel pourrait être le but de cette technique ?
9. Lorsque vous naviguez dans la boutique informatique de Billy Bob, vous surprenez un client qui demande à Billy Bob quel est l'ordinateur le plus rapide du magasin qu'il peut acheter. Billy Bob répond : "Vous regardez nos Macintoshes. Le Mac le plus rapide que nous avons tourne à une vitesse d'horloge de 1.2 gigahertz. Si vous voulez vraiment la machine la plus rapide, vous devriez plutôt acheter notre processeur Intel Pentium IV 2,4 gigahertz." Billy Bob a-t-il raison ? Que diriez-vous pour aider ce client ?
10. Un programme de référence est exécuté sur un processeur à 40 MHz. Le programme exécuté consiste en 100 000 exécutions d'instructions, avec le mélange d'instructions et le nombre de cycles d'horloge suivants :

Instruction Type	Instruction Count	Cycles per Instruction
Integer arithmetic	45000	1
Data transfer	32000	2
Floating point	15000	2
Control transfer	8000	2

Déterminez le CPI ("Cycles per instruction") effectif, le taux MIPS ("Millions of instructions per second") et le temps d'exécution de ce programme.

11. Considérez deux machines différentes, avec deux jeux d'instructions différents, chacun ayant une fréquence d'horloge de 200 MHz. Les mesures suivantes sont enregistrées sur les deux machines exécutant un ensemble donné de programmes de référence :

Instruction Type	Instruction Count (millions)	Cycles per Instruction
Machine A		
Arithmetic and logic	8	1
Load and store	4	3
Branch	2	4
Others	4	3
Machine B		
Arithmetic and logic	10	1
Load and store	8	2
Branch	2	4
Others	4	3

(a) Déterminez le CPI ("Cycles per instruction") effectif, le taux MIPS et le temps d'exécution pour chaque machine.

(b) Commenter les résultats

12. Les premiers exemples de conception CISC et RISC sont les VAX 11/780 et IBM RS/6000, respectivement. À l'aide d'un programme de référence typique, les caractéristiques de la machine suivantes sont obtenues :

Processor	Clock Frequency	Performance	CPU Time
VAX 11780	5 MHz	1 MIPS	12 x seconds
IBM RS6000	25 MHz	18 MIPS	x seconds

La dernière colonne montre que le VAX a nécessité 12 fois plus de temps que le IBM mesuré en temps CPU.

(a) Quelle est la taille relative du nombre d'instructions du code machine pour ce programme de test de performance exécuté sur les deux machines ?

(b) Quelles sont les valeurs du CPI pour les deux machines ?

13. Quatre programmes de référence sont exécutés sur trois ordinateurs avec les résultats suivants :

	Computer A	Computer B	Computer C
Program 1	1	10	20
Program 2	1000	100	20
Program 3	500	1000	50
Program 4	100	800	100

Le tableau indique le temps d'exécution en secondes, avec 100 000 000 d'instructions exécutées en chacun des quatre programmes. Calculez les valeurs MIPS pour chaque ordinateur pour chaque programme. Puis calculez les moyennes arithmétiques et harmoniques en supposant des poids égaux pour le quatre programmes et classer les ordinateurs en fonction de la moyenne arithmétique et de la moyenne harmonique.

14. Le tableau suivant, basé sur les données de la littérature [HEAT84], indique les temps d'exécution, en secondes, de cinq programmes différents sur trois machines.

	Processor	Processor	Processor
Benchmark	R	M	Z
E	417	244	134
F	83	70	70
H	66	153	135
I	39.449	35.527	66.000
K	772	368	369

- (a) Calculez la métrique de vitesse pour chaque processeur pour chaque repère, normalisée à la machine R. En d'autres termes, les valeurs de rapport pour R sont toutes égales à 1.0. Les autres ratios sont calculés à l'aide de l'équation (2.5) avec R traité comme système de référence. Calculez ensuite la moyenne arithmétique de chaque système à l'aide de l'équation (2.3). C'est l'approche adoptée dans [HEAT84].

HEAT84 Heath, J. "Re-Evaluation of RISC 1" Computer Architecture News, March 1984

- (b) Répétez la partie (a) en utilisant M comme machine de référence. Ce calcul n'a pas été essayé dans [HEAT84].
- (c) Quelle est la machine la plus lente basée sur chacun des deux calculs précédents ?
- (d) Répétez les calculs des parties (a) et (b) en utilisant la moyenne géométrique, définie dans l'équation (2.6). Quelle machine est la plus lente sur la base des deux calculs ?

15. Pour clarifier les résultats du problème précédent, nous examinons un exemple plus simple.

	Processor	Processor	Processor
Benchmark	X	Y	Z
(1)	20	10	40
(2)	40	80	20

- (a) Calculez la moyenne arithmétique de chaque système en utilisant X comme machine de référence, puis en utilisant Y comme machine de référence. Argumentez que les trois machines ont intuitivement des performances à peu près équivalentes et que la moyenne arithmétique donne des résultats trompeurs.
- (b) Calculez la moyenne arithmétique de chaque système en utilisant X comme machine de référence, puis en utilisant Y comme machine de référence. Argumentez que les trois machines ont intuitivement des performances à peu près équivalentes et que la moyenne arithmétique donne des résultats trompeurs.

16. Prenons l'exemple pour le calcul de la moyenne des taux CPI et MIPS, qui a donné le résultat de l'indice CPI 2.24 et de la vitesse MIPS 178. Supposons maintenant que le programme puisse être exécuté dans huit tâches ou threads parallèles avec un nombre à peu près égal

d'instructions exécutées dans chaque tâche. L'exécution s'effectue sur un système à 8 coeurs, chaque coeur (processeur) ayant les mêmes performances que le processeur unique utilisé à l'origine. La coordination et la synchronisation entre les pièces ajoutent 25 000 exécutions d'instructions supplémentaires à chaque tâche. Supposez la même combinaison d'instructions que dans l'exemple pour chaque tâche, mais augmentez le CPI pour la référence en mémoire avec le cache manquant à 12 cycles en raison d'une contention pour la mémoire.

- (a) Déterminez le CPI moyen.
 - (b) Déterminez le taux MIPS correspondant.
 - (c) Calculez le facteur d'accélération.
 - (d) Comparez le facteur d'accélération réel avec le facteur d'accélération théorique déterminé par la loi d'Amdhal.
17. **NEW** - Un processeur accède à la mémoire principale avec un temps d'accès moyen de T_2 . Une mémoire cache plus petite est interposée entre le processeur et la mémoire principale. Le cache a un temps d'accès nettement plus rapide de $T_1 < T_2$. Le cache contient, à tout moment, des copies de certains mots ("words") de la mémoire principale et est conçu de telle sorte que les "words" les plus susceptibles d'être consultés dans un proche avenir se trouvent dans le cache. Supposons que la probabilité que le prochain mot auquel le processeur accède soit dans le cache est H , connue sous le nom de taux de réussite.
- (a) Pour tout accès mémoire unique, quelle est la vitesse théorique d'accès au mot dans le cache plutôt que dans la mémoire principale ?
 - (b) Soit T le temps d'accès moyen. Exprimer T en fonction de T_1 , T_2 et H . Quelle est l'accélération globale en fonction de H ?
 - (c) En pratique, un système peut être conçu de telle sorte que le processeur doit d'abord accéder au cache pour déterminer si le mot est dans le cache et, si ce n'est pas le cas, accéder à la mémoire principale, de sorte qu'en cas d'échec (à l'opposé d'un hit), le temps d'accès à la mémoire est $T_1 + T_2$. Exprimez T en fonction de T_1 , T_2 et H . Calculez maintenant l'accélération et comparez-la au résultat produit dans la question précédente.

Mémoire interne

18. **NEW** - Considérez une RAM dynamique qui doit recevoir un cycle de rafraîchissement 64 fois par ms. Chaque opération de rafraîchissement nécessite 150 ns ; un cycle de mémoire nécessite 250 ns. Quel pourcentage de la durée totale de fonctionnement de la mémoire doit être donné aux rafraîchissements ?
19. **NEW** - La Figure 1 montre un chronogramme simplifié pour une opération de lecture DRAM sur un bus. On considère que le temps d'accès dure de t_1 à t_2 . Ensuite, il y a un temps de




Figure 1 – Simplified DRAM Read Timing

recharge, d'une durée de t_2 à t_3 , pendant lequel les puces DRAM devront se recharger avant que le processeur puisse y accéder à nouveau.

- (a) Supposons que le temps d'accès est de 60 ns et que le temps de recharge est de 40 ns. Quel est le temps de cycle de mémoire ? Quel est le débit de données maximal que cette DRAM peut supporter, en supposant une sortie de 1 bit ?
 - (b) La construction d'un système de mémoire de 32 bits à l'aide de ces puces donne quel taux de transfert de données ?
20. **NEW** - La figure 1 indique comment construire un module de puces pouvant stocker 1 Mo basé sur un groupe de quatre puces de 256 Ko. Supposons que ce module de puces soit emballé comme une seule puce de 1 Mo, où la taille du mot est de 1 octet. Donnez un diagramme de puce de haut niveau sur la façon de construire une mémoire d'ordinateur de 8 Mo en utilisant huit puces de 1 Mo Assurez-vous d'afficher les lignes d'adresse dans votre diagramme et à quoi servent les lignes d'adresse.
 21. **NEW** - Une unité de mesure courante pour les taux de défaillance des composants électroniques est l'unité de défaillance (FIT), exprimée en taux de défaillances par milliard d'heures d'appareil. Une autre mesure bien connue mais moins utilisée est le temps moyen entre les pannes (MTBF), qui est le temps moyen de fonctionnement d'un composant particulier jusqu'à ce qu'il tombe en panne. Prenons l'exemple d'une mémoire de 1 Mo d'un microprocesseur 16 bits avec 256K 1 DRAM. Calculez son MTBF en supposant 2000 FITS pour chaque DRAM.
 22. **NEW** - Supposons qu'un mot de données de 8 bits stocké en mémoire soit 11000010. En utilisant l'algorithme de Hamming, déterminez quels bits de contrôle seraient stockés en mémoire avec le mot de données. Montrez comment vous avez obtenu votre réponse.
 23. **NEW** - Pour le mot ("word") de 8 bits 00111001, les bits de contrôle stockés avec lui seraient

0111. Supposons que lorsque le mot est lu depuis la mémoire, les bits de contrôle sont calculés pour être 1101. Quel est le mot de données qui a été lu depuis la mémoire ?

24. **NEW** - Combien de bits de contrôle sont nécessaires si le code de correction d'erreur de Hamming est utilisé pour détecter des erreurs sur un seul bit dans un mot de données de 1024 bits ?

Mémoire externe

25. **NEW** -
- (a) Quels sont les avantages d'utiliser un substrat en verre pour un disque magnétique ?
 - (b) Comment les données sont-elles écrites sur un disque magnétique ?
 - (c) Comment les données sont-elles lues à partir d'un disque magnétique ?
 - (d) Expliquez la différence entre un système CAV simple et un système d'enregistrement à zones multiples.
 - (e) Définissez les termes piste, cylindre et secteur.
 - (f) Quelle est la taille de secteur de disque typique ?
 - (g) Définissez les termes temps de recherche, délai de rotation, temps d'accès et temps de transfert.
 - (h) Quelles caractéristiques communes sont partagées par tous les niveaux RAID ?
 - (i) Définissez brièvement les sept (7) niveaux RAID.
 - (j) Expliquez le terme données par bandes.
 - (k) Comment la redondance est-elle obtenue dans un système RAID ?
 - (l) Dans le contexte du RAID, quelle est la distinction entre l'accès parallèle et l'accès indépendant ?
 - (m) Quelle est la différence entre CAV et CLV ?
 - (n) Quelles différences entre un CD et un DVD expliquent la plus grande capacité de ce dernier ?
 - (o) Expliquez l'enregistrement serpent.
26. **NEW** - Considérons un lecteur de disque magnétique avec 8 surfaces, 512 pistes par surface et 64 secteurs par piste. La taille du secteur est de 1 Ko, le temps de recherche moyen est de 8 ms, le temps d'accès piste à piste est de 1,5 ms et le variateur tourne à 3600 tr/min. Les pistes successives d'un cylindre peuvent être lues sans mouvement de tête.
- (a) Quelle est la capacité du disque ?
 - (b) Quel est le temps d'accès moyen ? Supposons que ce fichier soit stocké dans des secteurs et des pistes successifs de cylindres successifs, à partir du secteur 0, piste 0, du cylindre i.
 - (c) Quel est le taux de transfert en rafale ?

27. **NEW** - Considérons un disque à plateau unique avec les paramètres suivants : vitesse de rotation : 7200 tr / min ; nombre de pistes sur un côté du plateau : 30 000 ; nombre de secteurs par piste : 600 ; temps de recherche : une ms pour cent pistes parcourues. Laissez le disque recevoir une demande d'accès à un secteur aléatoire sur une piste aléatoire et supposez que la tête de disque commence à la piste 0.
- (a) Quel est le temps moyen de recherche ?
 - (b) Quelle est la latence de rotation moyenne ?
 - (c) Quel est le temps de transfert pour un secteur ?
 - (d) Quel est le temps moyen total pour satisfaire une demande ?
28. **NEW** - Une distinction est faite entre les enregistrements physiques et les enregistrements logiques. Un enregistrement logique est un ensemble d'éléments de données connexes traités comme une unité conceptuelle, indépendamment de la manière ou du lieu de stockage des informations. Un enregistrement physique est une zone contiguë d'espace de stockage qui est définie par les caractéristiques du périphérique de stockage et du système d'exploitation. Supposons un système de disques dans lequel chaque enregistrement physique contient trente enregistrements logiques de 120 octets. Calculez la quantité d'espace disque (en secteurs, pistes et surfaces) nécessaire pour stocker 300000 enregistrements logiques si le disque est à secteur fixe avec 512 octets/secteur, avec 96 secteurs/piste, 110 pistes par surface et 8 surfaces utilisables . Ignorez les enregistrements d'en-tête de fichier et les index de piste, et supposez que les enregistrements ne peuvent pas couvrir deux secteurs.
29. **NEW** - Considérons un disque qui tourne à 3600 tr/min. Le temps de recherche pour déplacer la tête entre les pistes adjacentes est de 2 ms. Il y a 32 secteurs par piste, qui sont stockés dans l'ordre linéaire du secteur 0 au secteur 31. La tête voit les secteurs dans l'ordre croissant. Supposons que la tête de lecture/écriture est positionnée au début du secteur 1 sur la piste 8. Il y a un tampon de la mémoire principale suffisamment grand pour contenir une piste entière. Les données sont transférées entre les emplacements de disque en lisant depuis la piste source dans la mémoire tampon principale, puis en écrivant la date depuis la mémoire tampon sur la piste cible.
- (a) Combien de temps faudra-t-il pour transférer le secteur 1 de la voie 8 vers le secteur 1 de la voie 9 ?
 - (b) Combien de temps faudra-t-il pour transférer tous les secteurs de la voie 8 vers les secteurs correspondants de la voie 9 ?
30. **NEW** - Il doit être clair que le striping de disque peut améliorer le taux de transfert de données lorsque la taille de bande est petite par rapport à la taille de demande d'E/S. Il doit également être clair que RAID 0 offre des performances améliorées par rapport à un seul grand disque, car plusieurs demandes d'E/S peuvent être traitées en parallèle. Cependant, dans ce dernier cas, la segmentation du disque est-elle nécessaire ? Autrement dit, la répartition des

disques améliore-t-elle les performances du taux de demande d'E/S par rapport à une matrice de disques comparable sans entrelacement ?

31. **NEW** - Consider a 4-drive, 200GB-per-drive RAID array. What is the available data storage capacity for each of the RAID levels, 0, 1, 3, 4, 5, and 6 ?
32. **NEW** - Pour un disque compact, l'audio est converti en numérique avec des échantillons de 16 bits et est traité comme un flux d'octets de 8 bits pour le stockage. Un schéma simple pour stocker ces données, appelé enregistrement direct, serait de représenter un 1 par un terrain et un 0 par une fosse. Au lieu de cela, chaque octet est développé en un nombre binaire de 14 bits. Il s'avère qu'exactement 256 (2^8) du total de 16 384 (2^{14}) nombres de 14 bits ont au moins deux 0 entre chaque paire de 1, et ce sont les nombres sélectionnés pour l'expansion de 8 à 14 bits. Le système optique détecte la présence de 1 en détectant une transition de fosse à terre ou d'atterrissage à fosse. Il détecte les 0 en mesurant les distances entre les changements d'intensité. Ce schéma exige qu'il n'y ait pas de 1 successivement ; d'où l'utilisation du code 8 à 14.

L'avantage de ce schéma est le suivant. Pour un diamètre de faisceau laser donné, il existe une taille minimale de fosse, quelle que soit la façon dont les bits sont représentés. Avec ce schéma, cette taille de puits minimale stocke 3 bits, car au moins deux 0 suivent tous les 1. Avec un enregistrement direct, le même puits ne pourrait stocker qu'un seul bit. Compte tenu à la fois du nombre de bits stockés par puits et de l'extension de 8 à 14 bits, quel schéma stocke le plus de bits et par quel facteur ?

La mémoire cache

33.
 1. Quelles sont les différences entre accès séquentiel, accès direct et accès aléatoire ?
 2. Quelle est la relation générale entre le temps d'accès, le coût de la mémoire et la capacité ?
 3. Quel est le lien entre le principe de localité et l'utilisation de plusieurs niveaux de mémoire ?
 4. Quelles sont les différences entre mappage direct, mappage associatif et mappage associatif ?
 5. Pour un cache à mappage direct, une adresse de mémoire principale est considérée comme composée de trois champs. Répertoriez et définissez les trois champs.
 6. Pour un cache associatif, une adresse de mémoire principale est considérée comme composée de deux champs. Répertoriez et définissez les deux champs.
 7. Pour un cache associatif à un ensemble, une adresse de mémoire principale est considérée comme composée de trois champs. Répertoriez et définissez les trois champs.
 8. Quelle est la distinction entre localité spatiale et localité temporelle ?



9. En général, quelles sont les stratégies pour exploiter la localité spatiale et la localité temporelle ?
34. Un ensemble de cache associatif ("set-associative cache") est constitué de 64 lignes, ou emplacements, divisés en ensembles de quatre lignes. La mémoire principale contient 4K blocs de 128 mots chacun. Affiche le format des adresses de la mémoire principale.
35. Un "two-way set-associative cache" comporte des lignes de 16 octets et une taille totale de 8 kilo-octets. La mémoire principale de 64 Mo est un octet adressable. Affiche le format des adresses de la mémoire principale.
36. Pour les adresses de mémoire principale hexadécimales 111111, 666666, BBBBBB, affichez les informations suivantes, au format hexadécimal :
- Valeurs de balise (ou Tag), de ligne et de mot pour un cache à mappage direct, en utilisant le format de la figure 4.10
 - Valeurs Tag et Word pour un cache associatif, en utilisant le format de la figure 4.12
 - Valeurs de balise, de définition et de mot pour un cache à deux associations, utilisant le format de la figure 4.15
37. L'Intel 80486 dispose d'un cache unifié sur puce. Il contient 8 Ko, une organisation associative à quatre voies ("four-way set-associative organization") et une longueur de bloc de quatre mots de 32 bits. Le cache est organisé en 128 ensembles. Il existe un seul 'bit de validation de ligne' et trois bits, B0, B1 et B2 (les bits "LRU"), par ligne. En cas d'absence de mémoire cache, le 80486 lit une ligne de 16 octets dans la mémoire principale d'une rafale de lecture de mémoire de bus. Dessinez un schéma simplifié du cache et montrez comment sont interprétés les différents champs de l'adresse.
- LRU - Least Recently Used
38. Considérons une machine avec une mémoire principale adressable sur 216 octets et une taille de bloc de 8 octets. Supposons qu'un cache directement mappé composé de 32 lignes est utilisé avec cette machine. une.
- Comment une adresse mémoire 16 bits est-elle divisée en balise, numéro de ligne et numéro d'octet ?
 - Dans quelle ligne les octets avec chacune des adresses suivantes seront-ils stockés ?
 - Supposons que l'octet d'adresse 0001 1010 0001 1010 soit stocké dans la mémoire cache. Quelles sont les adresses des autres octets stockées
 - Combien total d'octets de mémoire peuvent être stockés dans le cache ?
 - Pourquoi la balise est-elle également stockée dans le cache ?
39. Considérons un système de mémoire utilisant une adresse 32 bits pour s'adresser au niveau octet, plus un cache utilisant une taille de ligne de 64 octets.

- a. Supposons un cache mappé directement avec un champ de balise dans l'adresse de 20 bits. Affichez le format de l'adresse et déterminez les paramètres suivants : nombre d'unités adressables, nombre de blocs dans la mémoire principale, nombre de lignes dans le cache, taille de la balise.
 - b. Supposons un cache associatif. Affichez le format de l'adresse et déterminez les paramètres suivants : nombre d'unités adressables, nombre de blocs dans la mémoire principale, nombre de lignes dans le cache, taille de la balise.
 - c. Supposons un cache associatif à quatre voies avec un champ de balise dans l'adresse de 9 bits. Affichez le format de l'adresse et déterminez les paramètres suivants : nombre d'unités adressables, nombre de blocs dans la mémoire principale, nombre de lignes dans le jeu, nombre de jeux dans le cache, nombre de lignes dans le cache, taille de la balise.
40. Considérons le code suivant :
- ```
for (i = 0; i<20; i++)
 for (j = 0; j < 10; j++)
 a[i] = a[i]* j
```
- a. Donnez un exemple de la localité spatiale dans le code.
  - b. Donnez un exemple de la localité temporelle dans le code
41. Considérons un système de mémoire avec les paramètres suivants :
- $$T_c = 100 \text{ ns} \quad C_c = 10^{-4} \text{ \$bit}$$
- $$T_m = 1200 \text{ ns} \quad C_m = 10^{-5} \text{ \$bit}$$
- a. Quel est le coût de 1 Mo de mémoire principale ?
  - b. Quel est le coût de 1 Mo de mémoire principale utilisant la technologie de mémoire cache ?
  - c. Si le temps d'accès effectif est supérieur de 10% au temps d'accès au cache, quel est le taux de réussite H ?
42. Un ordinateur possède un cache, une mémoire principale et un disque utilisé pour la mémoire virtuelle. Si un mot référencé est dans le cache, il faut 20 ns pour y accéder. S'il se trouve dans la mémoire principale mais pas dans le cache, 60 ns sont nécessaires pour le charger dans le cache, puis la référence est redémarrée. Si le mot n'est pas dans la mémoire principale, 12 ms sont nécessaires pour extraire le mot du disque, suivi de 60 ns pour le copier dans le cache, puis la référence est relancée. Le taux d'accès au cache est de 0,9 et le résultat de la mémoire principale. Le rapport est égal à 0.6. Quel est le temps moyen en nanosecondes requis pour accéder à un mot référencé sur ce système.
43. Sur le microprocesseur Motorola 68020, un accès en mémoire cache nécessite deux cycles d'horloge. L'accès aux données de la mémoire principale via le bus vers le processeur prend trois cycles d'horloge en cas d'insertion sans attente; les données sont livrées au processeur en parallèle avec la livraison au cache.

- a. Calculez la longueur effective d'un cycle de mémoire en utilisant un taux de réussite de 0,9 et un taux de synchronisation de 16.67 MHz.
- b. Répétez les calculs en supposant l'insertion de deux états d'attente d'un cycle chacun par cycle de mémoire. Quelle conclusion pouvez-vous tirer des résultats ?

### Entrée/Sortie (E/S) - Input/Output

44. Sur un microprocesseur typique, une adresse E/S distincte est utilisée pour faire référence aux registres de données E/S et une adresse distincte pour les registres de contrôle et d'état d'un contrôleur E/S pour un périphérique donné. Ces registres sont appelés ports. Dans Intel 8088, deux formats d'instruction I/O sont utilisés. Dans un format, l'opcode 8 bits spécifie une opération E/S ; ceci est suivi d'une adresse de port 8 bits. D'autres codes d'opération E/S impliquent que l'adresse du port se trouve dans le registre DX 16 bits. Combien de ports le 8088 peut-il adresser dans chaque mode d'adressage E/S ? .
45. Un format d'instruction similaire est utilisé dans la famille de microprocesseurs Zilog Z8000. Dans ce cas, il existe une capacité d'adressage direct de port, dans laquelle une adresse de port de 16 bits fait partie de l'instruction, et une capacité d'adressage de port indirect, dans laquelle l'instruction fait référence à l'un des registres à usage général de 16 bits, qui contient l'adresse du port. Combien de ports le Z8000 peut-il adresser dans chaque mode d'adressage E/S ?
46. Le Z8000 comprend également une capacité de transfert d'entrée/sortie de bloc qui, contrairement au DMA, est sous le contrôle direct du processeur. Les instructions de transfert de bloc spécifient un registre d'adresse de port (Rp), un registre de comptage (Rc) et un registre de destination (Rd). Rd contient l'adresse de la mémoire principale à laquelle le premier octet lu sur le port d'entrée doit être stocké. Rc est l'un des registres à usage général 16 bits. Quelle est la taille d'un bloc de données pouvant être transféré ?
47. Pour les E/S programmées, la figure ci-dessous indique que le processeur est bloqué dans une boucle d'attente en train de vérifier l'état d'un périphérique E/S. Pour accroître l'efficacité, le logiciel E/S peut être écrit de sorte que le processeur vérifie périodiquement l'état du périphérique. Si le périphérique n'est pas prêt, le processeur peut passer à d'autres tâches. Après un certain intervalle de temps, le processeur revient pour vérifier à nouveau l'état.



| ADDRESS | INSTRUCTION        | OPERAND | COMMENT                |
|---------|--------------------|---------|------------------------|
| 200     | Load AC            | "1"     | Load accumulator       |
|         | Store AC           | 517     | Initiate keyboard read |
| 202     | Load AC            | 517     | Get status byte        |
|         | Branch if Sign = 0 | 202     | Loop until ready       |
|         | Load AC            | 516     | Load data byte         |

(a) Memory-mapped I/O

| ADDRESS | INSTRUCTION      | OPERAND | COMMENT                |
|---------|------------------|---------|------------------------|
| 200     | Load I/O         | 5       | Initiate keyboard read |
| 201     | Test I/O         | 5       | Check for completion   |
|         | Branch Not Ready | 201     | Loop until complete    |
|         | In               | 5       | Load data byte         |

E/S isolées et mappées en mémoire

- a. Considérez le schéma ci-dessus pour la sortie des données caractère par caractère sur une imprimante fonctionnant à 10 caractères par seconde (cps). Que se passera-t-il si son état est analysé toutes les 200 ms ?
  - b. Ensuite, considérons un clavier avec une mémoire tampon à un seul caractère. En moyenne, les caractères sont entrés à 10 cps. Toutefois, l'intervalle de temps entre deux dépressions de clé consécutives peut être aussi court que 60 ms. A quelle fréquence le clavier doit-il être balayé par le programme E/S ?
48. Un microprocesseur analyse l'état d'un périphérique E/S de sortie toutes les 20 ms. Pour ce faire, un minuteur alerte le processeur toutes les 20 ms. L'interface de l'appareil comprend deux ports : un pour l'état et l'autre pour la sortie des données. Combien de temps faut-il pour analyser et entretenir le périphérique avec une fréquence d'horloge de 8 MHz ? Supposons, pour simplifier, que tous les cycles d'instruction pertinents prennent 12 cycles d'horloge.
  49. Un système particulier est contrôlé par un opérateur au moyen de commandes entrées au clavier. Le nombre moyen de commandes entrées par intervalle de 8 heures est de 60.
    - a. Supposons que le processeur analyse le clavier toutes les 100 ms. Combien de fois le clavier sera-t-il vérifié sur une période de 8 heures ?

- b. De quelle fraction le nombre de visites processeur sur le clavier serait-il réduit si des E/S basées sur des interruptions étaient utilisées ?
50. L'examen du chronogramme du 8237A indique qu'une fois qu'un transfert de bloc commence, il faut trois cycles d'horloge de bus par cycle DMA. Pendant le cycle DMA, le 8237A transfère un octet d'informations entre la mémoire et le périphérique E/S.
- a. Supposons que nous calculions le 8237A à une fréquence de 5 MHz. Combien de temps faut-il pour transférer un octet ?
- b. Quel serait le taux de transfert de données maximal pouvant être atteint ?
- c. Supposons que la mémoire ne soit pas assez rapide et que nous devions insérer deux états d'attente par cycle DMA. Quel sera le taux de transfert réel des données ?
51. Un ordinateur 32 bits possède deux canaux sélecteurs et un canal multiplexeur. Chaque canal de sélecteur prend en charge deux disques magnétiques et deux unités de bande magnétique. Le canal multiplexeur a deux imprimantes de ligne, deux lecteurs de carte et 10 terminaux VDT qui y sont connectés. Supposons les taux de transfert suivants :

|                     |              |
|---------------------|--------------|
| Disk drive          | 800 KBytes/s |
| Magnetic tape drive | 200 KBytes/s |
| Line printer        | 6.6 KBytes/s |
| Card reader         | 1.2 KBytes/s |
| VDT                 | 1 KBytes/s   |

Estimez le taux de transfert E/S total agrégé dans ce système.

52. Une source de données produit des caractères IRA 7 bits auxquels est ajouté un bit de parité. Dérivez une expression pour le débit de données effectif maximal (débit de bits de données IRA) sur une ligne R-bps pour les éléments suivants :
- a. Transmission asynchrone, avec un bit d'arrêt de 1.5 unité
- b. Transmission bit-synchrone, avec une trame composée de 48 bits de contrôle et de 128 bits d'information
- c. Identique à (b), avec un champ d'information de 1024 bits
- d. Caractère synchrone, avec 9 caractères de contrôle par image et 16 caractères d'information
- e. Identique à (d), avec 128 caractères d'information

## Système d'Exploitation (SE)

53. (1) Qu'est-ce qu'un système d'exploitation (SE) ?
- (2) Énumérez et définissez brièvement les principaux services fournis par un système d'exploitation (SE).

- (3) Répertoriez et définissez brièvement les principaux types de planification du système d'exploitation (SE).
  - (4) Quelle est la différence entre un processus et un programme ?
  - (5) Si un processus peut être affecté dynamiquement à différents emplacements dans la mémoire principale, quelle est l'implication pour le mécanisme d'adressage ?
  - (6) Est-il nécessaire que toutes les pages d'un processus soient en mémoire principale pendant son exécution ?
  - (7) Les pages d'un processus en mémoire principale doivent-elles être contiguës ?
  - (8) Est-il nécessaire que les pages d'un processus de la mémoire principale soient dans un ordre séquentiel ?
  - (9) Quel est le but d'un tampon lookaside de traduction ?
54. Supposons que nous ayons un ordinateur multiprogrammé dans lequel chaque travail a des caractéristiques identiques. Dans une période de calcul,  $T$ , pour un travail, la moitié du temps est passée en E/S et l'autre moitié en activité du processeur. Chaque travail s'exécute pendant un total de  $N$  périodes. Assumez qu'une priorité d'exécution séquentielle simple est utilisée et que les opérations E/S peuvent se chevaucher avec le fonctionnement du processeur. Définissez les quantités suivantes :
- Délai d'exécution pour terminer un travail
  - nombre d'emplois achevés par période de temps  $T$
  - Processeur du temps pendant lequel le processeur est actif (pas en attente)
- Calculez ces quantités pour un, deux et quatre travaux simultanés, en supposant que la période  $T$  est répartie de chacune des manières suivantes :
- a. E/S première moitié, processeur seconde moitié
  - b. E/S premier et quatrième trimestres, deuxième et troisième trimestres du processeur
55. Un programme calcule les sommes des lignes

$$C_i = \sum_{j=1}^n a_{ij}$$

100 sur 100. Supposons que l'ordinateur utilise la pagination à la demande avec une taille de page de 1 000 mots et que la quantité de mémoire principale allouée aux données est de cinq images de page. Existe-t-il une différence dans le taux d'erreur de page si  $A$  était stocké dans la mémoire virtuelle par rangées ou par colonnes ? Expliquer.

56. Considérons un schéma de partitionnement fixe avec des partitions de taille égale de  $2^{16}$  octets et une taille totale de la mémoire principale de  $2^{24}$  octets. Une table de processus est maintenue et comprend un pointeur sur une partition pour chaque processus résident. Combien de bits sont nécessaires pour le pointeur ?

57. Donnez des raisons pour lesquelles la taille de la page dans un système de mémoire virtuelle ne doit être ni très petite ni très grande.
58. La séquence suivante de numéros de page virtuelle est rencontrée au cours de l'exécution sur un ordinateur doté de mémoire virtuelle :

342647132635123

Supposons qu'une stratégie de remplacement de page le moins récemment utilisé soit adoptée. Tracez un graphique du taux d'accès à la page (fraction de références de page dans laquelle la page est dans la mémoire principale) en fonction de la capacité de page de la mémoire principale  $n$  pour  $1 \leq n \leq 8$ . Supposons que la mémoire principale soit initialement vide.

59. Sur l'ordinateur VAX, les tables de pages utilisateur se trouvent à des adresses virtuelles dans l'espace système. Quel est l'avantage d'avoir des tables de pages utilisateur dans la mémoire virtuelle plutôt que dans la mémoire principale ? Quel est l'inconvénient ?
60. Supposons la déclaration de programme

```
for (i = 1; i <= n; i++)
 a[i] = b[i] + c[i];
```

est exécuté dans une mémoire avec une taille de page de 1000 mots. Soit  $n = 1\,000$ . À l'aide d'un ordinateur disposant d'une gamme complète d'instructions registre à registre et employant des registres d'index, écrivez un programme hypothétique pour implémenter l'instruction précédente. Ensuite, affichez la séquence des références de page pendant l'exécution.

61. Considérons un système informatique avec segmentation et pagination. Lorsqu'un segment est en mémoire, certains mots sont perdus sur la dernière page. De plus, pour une taille de segment  $s$  et une taille de page  $p$ , il existe des entrées de table de pages  $s/p$ . Plus la taille de la page est petite, moins il y a de gaspillage dans la dernière page du segment, mais plus le tableau de pages est grand. Quelle taille de page minimise le temps système total ?
62. Un ordinateur possède un cache, une mémoire principale et un disque utilisé pour la mémoire virtuelle. Si un mot référencé est dans le cache, il faut 20 ns pour y accéder. S'il se trouve dans la mémoire principale mais pas dans le cache, 60 ns sont nécessaires pour le charger dans le cache, puis la référence est redémarrée. Si le mot n'est pas dans la mémoire principale, il faut 12 ms pour extraire le mot du disque, suivi de 60 ns pour le copier dans le cache, puis la référence est redémarrée. Le taux d'accès au cache est de 0.9 et le taux d'accès à la mémoire principale est de 0.6. Quel est le temps moyen en ns requis pour accéder à un mot référencé sur ce système ?
63. **NEW** - Supposons que la table de pages du processus en cours d'exécution sur le processeur ressemble à ce qui suit. Tous les nombres sont décimaux, tout est numéroté à partir de zéro

et toutes les adresses sont des adresses d'octets de mémoire. La taille de la page est de 1024 octets.

| Virtual page number | Valid bit | Reference bit | Modify bit | Page frame number |
|---------------------|-----------|---------------|------------|-------------------|
| 0                   | 1         | 1             | 0          | 4                 |
| 1                   | 1         | 1             | 1          | 7                 |
| 2                   | 0         | 0             | 0          | –                 |
| 3                   | 1         | 0             | 0          | 2                 |
| 4                   | 0         | 0             | 0          | –                 |
| 5                   | 1         | 0             | 1          | 0                 |

- (a) Décrivez exactement comment, en général, une adresse virtuelle générée par le processeur est traduite en une adresse de mémoire principale physique.
- (b) À quelle adresse physique, le cas échéant, correspondrait chacune des adresses virtuelles suivantes ? (N'essayez pas de gérer les défauts de page, le cas échéant.)
  - (i) 1052
  - (ii) 2221
  - (iii) 5499

64. **NEW** - Supposons un microprocesseur capable d'accéder à jusqu'à  $2^{32}$  octets de mémoire principale physique. Il implémente un espace d'adressage logique segmenté de  $2^{31}$  octets de taille maximale. Chaque instruction contient l'adresse complète en deux parties. Des unités de gestion de mémoire externe (MMU) sont utilisées, dont le schéma de gestion affecte des blocs contigus de mémoire physique de  $2^{22}$  octets de taille fixe aux segments. L'adresse physique de départ d'un segment est toujours divisible par 1024. Montrez l'interconnexion détaillée du mécanisme de mappage externe qui convertit adresses logiques aux adresses physiques en utilisant le nombre approprié de MMU, et montrer la structure interne détaillée d'une MMU (en supposant que chaque MMU contient un cache de descripteur de segment directement mappé à 128 entrées) et comment chaque MMU est sélectionnée.
65. **NEW** - Considérons un espace d'adressage logique paginé (composé de 32 pages de 2 Ko chacune) mappé dans un espace de mémoire physique de 1 Mo.
- (a) Quel est le format de l'adresse logique du processeur ?
  - (b) Quelle est la longueur et la largeur du tableau des pages (sans tenir compte des bits «droits d'accès») ?
  - (c) Quel est l'effet sur la table des pages si l'espace mémoire physique est réduit de moitié ?
66. **NEW** - Dans le système d'exploitation mainframe d'IBM, OS/390, l'un des principaux modules du noyau est le "System Resource Manager" (SRM). Ce module est responsable de l'allocation des ressources entre les espaces d'adressage (processus). Le SRM confère à OS/390 un

degré de sophistication unique parmi les systèmes d'exploitation. Aucun autre système d'exploitation mainframe, et certainement aucun autre type de système d'exploitation, ne peut égaler les fonctions exécutées par SRM. Le concept de ressource comprend le processeur, la mémoire réelle et les canaux d'E/S. SRM accumule des statistiques relatives à l'utilisation du processeur, du canal et de diverses structures de données clés. Son objectif est de fournir des performances optimales basées sur le suivi et l'analyse des performances. L'installation définit divers objectifs de performance, qui servent de guide au SRM, qui modifie dynamiquement les caractéristiques de performance de l'installation et des travaux en fonction de l'utilisation du système. À son tour, le SRM fournit des rapports qui permettent à l'opérateur formé d'affiner la configuration et les paramètres pour améliorer le service utilisateur.

Ce problème concerne un exemple d'activité SRM. La mémoire réelle est divisée en blocs de taille égale appelés cadres, dont il peut y avoir plusieurs milliers. Chaque cadre peut contenir un bloc de mémoire virtuelle appelé page. SRM reçoit le contrôle environ 20 fois par seconde et inspecte chaque cadre de page. Si la page n'a pas été référencée ou modifiée, un compteur est incrémenté de 1. Au fil du temps, SRM calcule la moyenne de ces nombres pour déterminer le nombre moyen de secondes pendant lesquelles un cadre de page dans le système reste intact. l'action que SRM pourrait-elle entreprendre ?

## Arithmétique informatique

67. **NEW** -

- (a) Expliquez brièvement les représentations suivantes : magnitude du signe, complément à deux, biaisé.
- (b) Expliquez comment déterminer si un nombre est négatif dans les représentations suivantes : grandeur du signe, complément à deux, biaisé.
- (c) Quelle est la règle d'extension de signe pour les nombres complémentaires à deux ?
- (d) Comment former la négation d'un entier en représentation complémentaire à deux ?
- (e) En termes généraux, quand l'opération de complément à deux sur un entier de  $n$  bits produit-elle le même entier ?
- (f) Quelle est la différence entre la représentation du complément à deux d'un nombre et le complément à deux d'un nombre ?
- (g) Si nous traitons 2 nombres de complément à deux comme des entiers non signés à des fins d'addition, le résultat est correct s'il est interprété comme un nombre de complément à deux. Ce n'est pas vrai pour la multiplication, pourquoi ?
- (h) Quels sont les quatre éléments essentiels d'un nombre en notation à virgule flottante ?
- (i) Quel est l'avantage d'utiliser une représentation biaisée pour la partie exposant d'un nombre à virgule flottante ?

- (j) Quelles sont les différences entre le débordement positif, le débordement d'exposant et le débordement significand ?
  - (k) Quels sont les éléments de base de l'addition et de la soustraction en virgule flottante ?
  - (l) Donnez une raison pour l'utilisation des bits de garde.
  - (m) Énumérez quatre autres méthodes pour arrondir le résultat d'une opération en virgule flottante.
68. **NEW** - Représentez les nombres décimaux suivants à la fois en signe binaire/grandeur et en complément de deux en utilisant 16 bits :
69. **NEW** - Une autre représentation d'entiers binaires que l'on rencontre parfois est le complément à un. Les entiers positifs sont représentés de la même manière que l'amplitude du signe. Un entier négatif est représenté en prenant le complément booléen de chaque bit du nombre positif correspondant.
- (a) Fournissez une définition des nombres complémentaires à un en utilisant une somme pondérée de bits.
  - (b) Quelle est la plage de nombres qui peut être représentée dans un complément ?
  - (c) Définissez un algorithme pour effectuer une addition dans l'arithmétique complémentaire de ceux. Remarque : les arithmétiques complémentaires ont disparu du matériel dans les années 1960, mais survivent encore aux calculs de somme de contrôle pour le " Internet Protocol" (IP) et le protocole de contrôle de transmission (TCP).
70. **NEW** - L'opération de complément à deux est définie comme suit : Pour trouver le complément à deux de X, prenez le complément booléen de chaque bit de X, puis ajoutez 1.
- (a) Montrez que ce qui suit est une définition équivalente. Pour un entier X de n bits, le complément à deux de X est formé en traitant X comme un entier non signé et en calculant
  - (b) Démontrez que la Figure 2 peut être utilisée pour soutenir graphiquement la revendication de la partie (a), en montrant comment un mouvement dans le sens des aiguilles d'une montre est utilisé pour réaliser une soustraction.
71. **NEW** - The r's complement of an n-digit number N in base r is defined as  $r^n - N$  for  $N \neq 0$  and 0 for  $N = 0$ . Find the tens complement of the decimal number 13250.
72. **NEW** - Calculate  $(72530 - 13250)$  using tens complement arithmetic. Assume rules similar to those for twos complement arithmetic.
73. **NEW** - Considérez l'ajout du complément à deux de deux nombres à n bits :

$$z_{n-1}z_{n-2}\dots z_0 = x_{n-1}x_{n-2}\dots x_0 + y_{n-1}y_{n-2}\dots y_0$$

Supposons que l'addition au niveau du bit soit effectuée avec un bit de retenue  $c_i$  généré par l'ajout de  $x_i$ ,  $y_i$  et  $c_{i-1}$ . Soit  $v$  une variable binaire indiquant un débordement lorsque  $v = 1$ . Remplissez les valeurs dans le tableau 1.




Figure 2 – Geometric Depiction of Two's Complement Integers

|               |           |   |   |   |   |   |   |   |   |
|---------------|-----------|---|---|---|---|---|---|---|---|
| <b>Input</b>  | $x_{n-1}$ | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 |
|               | $y_{n-1}$ | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 |
|               | $c_{n-2}$ | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 |
| <b>Output</b> | $z_{n-1}$ |   |   |   |   |   |   |   |   |
|               | $\nu$     |   |   |   |   |   |   |   |   |

Table 1 – Complément à deux de deux nombres à  $n$  bits

74. **NEW** - Trouvez les différences suivantes en utilisant l'arithmétique du complément à deux :
- (a) 
$$\begin{array}{r} 111000 \\ - 110011 \\ \hline \end{array}$$
- (b) 
$$\begin{array}{r} 11001100 \\ - 101110 \\ \hline \end{array}$$
- (c) 
$$\begin{array}{r} 111100001111 \\ - 110011110011 \\ \hline \end{array}$$
- (d) 
$$\begin{array}{r} 11000011 \\ - 11101000 \\ \hline \end{array}$$
75. **NEW** - Est-ce que ce qui suit est une définition alternative valable du débordement dans l'arithmétique complémentaire de deux ? Si le OU exclusif des bits de report dans et hors de la colonne la plus à gauche est 1, alors il y a une condition de débordement. Sinon, il n'y en a pas.
76. **NEW** - Montrer que la multiplication de deux nombres à  $n$  chiffres en base  $B$  donne un produit de pas plus de  $2n$  chiffres.
77. **NEW** - Divisez -145 par 13 en notation binaire complémentaire à deux, en utilisant des mots de 12 bits.
78. **NEW** - Express the following numbers in IEEE 32-bit floating-point format :
- (a) -5
- (b) -6
- (c) -1.5
- (d) 384
- (e)  $1/16$
- (f)  $-1/32$
79. **NEW** - The following numbers use the IEEE 32-bit floating-point format. What is the equivalent decimal value ?
- (a) 1 10000011 110000000000000000000000
- (b) 0 01111110 101000000000000000000000
- (c) 0 10000000 000000000000000000000000
80. **NEW** - Exprimez les nombres suivants au format à virgule flottante 32 bits d'IBM, qui utilise un exposant 7 bits avec une base implicite de 16 et un biais d'exposant de 64 (40 hexadécimal).

Un nombre à virgule flottante normalisé nécessite que le chiffre hexadécimal le plus à gauche être différent de zéro ; le point de base implicite est à gauche de ce chiffre.

- (a) 1.0
- (b) 0.5
- (c)  $1/64$
- (d) 0.0
- (e) -15.0
- (f)  $5.4 \times 10^{-79}$
- (g)  $7.2 \times 10^{75}$
- (h) 65535

81. **NEW** - Considérons un format à virgule flottante avec 8 bits pour l'exposant biaisé et 23 bits pour le significande. Afficher le modèle de bits pour les nombres suivants dans ce format :

- (a) -720
- (b) 0.645

82. **NEW** - Lorsque les gens parlent d'inexactitude dans l'arithmétique à virgule flottante, ils attribuent souvent des erreurs à l'annulation qui se produit lors de la soustraction de quantités presque égales. Mais lorsque  $X$  et  $Y$  sont à peu près égaux, la différence  $X - Y$  est obtenue exactement, sans erreur. Que signifient réellement ces personnes ?

### Jeux d'instructions : caractéristiques et fonctions

83. **NEW** -

- (a) Quels sont les éléments typiques d'une instruction machine ?
- (b) Quels types d'emplacements peuvent contenir des opérandes source et destination ?
- (c) Si une instruction contient quatre adresses, quel peut être le but de chaque adresse ?
- (d) Énumérez et expliquez brièvement cinq problèmes importants liés à la conception du jeu d'instructions.
- (e) Quels types d'opérandes sont typiques dans les jeux d'instructions machine ?
- (f) Quelle est la relation entre le code de caractère IRA et la représentation décimale condensée ?
- (g) Quelle est la différence entre un décalage arithmétique et un décalage logique ?
- (h) Pourquoi le transfert des instructions de contrôle est-il nécessaire ?
- (i) Énumérez et expliquez brièvement deux manières courantes de générer la condition à tester dans une instruction de branchement conditionnel.
- (j) Que signifie le terme imbrication de procédures ?

- (k) Énumérez trois emplacements possibles pour stocker l'adresse de retour pour un retour de procédure.
- (l) Qu'est-ce qu'une procédure réentrante ?
- (m) Qu'est-ce que la notation polonaise inversée ?
- (n) Quelle est la différence entre big endian et little endian ?

84. **NEW** - Le complément de dizaines du nombre décimal  $X$  est défini comme étant  $10^N - X$ , où  $N$  est le nombre de chiffres décimaux dans le nombre. Décrivez l'utilisation de la représentation du complément à dix pour effectuer une soustraction décimale. Illustrer la procédure en soustrayant  $(0326)_{10}$  de  $(0736)_{10}$ .
85. **NEW** - Comparez les machines à zéro-, une-, deux- et trois adresses en écrivant des programmes pour calculer

$$X = (A + B \times C) / (D - E \times F)$$

pour chacune des quatre machines Les modes d'emploi disponibles sont les suivants :

| 0 Address | 1 Address | 2 Address                         | 3 Address                         |
|-----------|-----------|-----------------------------------|-----------------------------------|
| PUSH M    | LOAD M    | MOVE ( $X \leftarrow Y$ )         | MOVE ( $X \leftarrow Y$ )         |
| POP M     | STORE M   | ADD ( $X \leftarrow Y + Z$ )      | ADD ( $X \leftarrow Y + Z$ )      |
| ADD       | ADD M     | SUB ( $X \leftarrow X - Y$ )      | SUB ( $X \leftarrow X - Y$ )      |
| SUB       | SUB M     | MUL ( $X \leftarrow X \times Y$ ) | MUL ( $X \leftarrow X \times Y$ ) |
| MUL       | MUL M     | DIV ( $X \leftarrow X/Y$ )        | DIV ( $X \leftarrow X/Y$ )        |
| DIV       | DIV M     |                                   |                                   |

86. **NEW** - Considérons un ordinateur hypothétique avec un jeu d'instructions de seulement deux instructions de  $n$  bits. Le premier bit spécifie l'opcode et les bits restants spécifient l'un des  $2^{n-1}$  mots de  $n$ -bits de la mémoire principale. Les deux instructions sont les suivantes :

- **SUBS X** Soustrayez le contenu de l'emplacement  $X$  de l'accumulateur et stockez le résultat dans l'emplacement  $X$  et l'accumulateur.
- **JUMP X** Placez l'adresse  $X$  dans le compteur de programmes.

Un mot de la mémoire principale peut contenir soit une instruction, soit un nombre binaire en notation complémentaire à deux. Démontrez que ce répertoire d'instructions est raisonnablement complet en spécifiant comment les opérations suivantes peuvent être programmées : une. Transfert de données : emplacement  $X$  vers accumulateur, accumulateur vers emplacement  $X$

- (a) Ajout : ajouter le contenu de l'emplacement  $X$  à l'accumulateur
- (b) Branche conditionnelle
- (c) OU logique
- (d) Opérations d'E/S

87. **NEW** - Il a été déclaré qu'un décalage arithmétique à gauche et un décalage logique à gauche correspondent à une multiplication par 2 lorsqu'il n'y a pas de débordement, et en cas de

dépassement, les opérations arithmétiques et logiques de décalage à gauche produisent des résultats différents, mais le décalage arithmétique à gauche conserve le signe de le nombre. Démontrez que ces déclarations sont vraies pour les entiers complémentaires à deux de 5 bits.

88. **NEW** - Supposons qu'une pile soit utilisée par le processeur pour gérer les appels et les retours de procédure. Le compteur de programme peut-il être éliminé en utilisant le haut de la pile comme compteur de programme ?
89. **NEW** - L'instruction de comparaison x86 (CMP) soustrait l'opérande source de l'opérande de destination ; il met à jour les indicateurs d'état (C, P, A, Z, S, O) mais ne modifie aucun des opérandes. L'instruction CMP peut être utilisée pour déterminer si l'opérande de destination est supérieur, égal ou inférieur à l'opérande source.
- (a) Supposons que les deux opérandes soient traités comme des entiers non signés. Afficher les indicateurs d'état pertinents pour déterminer la taille relative des deux entiers et les valeurs des indicateurs correspondant à supérieur à, égal à ou inférieur à.
  - (b) Supposons que les deux opérandes soient traités comme deux entiers signés complémentaires. Afficher les indicateurs d'état pertinents pour déterminer la taille relative des deux entiers et les valeurs des indicateurs correspondant à supérieur à, égal à ou inférieur à.
90. **NEW** - Supposons que deux registres contiennent les valeurs hexadécimales suivantes : AB0890C2, 4598EE50 Quel est le résultat de leur ajout à l'aide des instructions MMX :
- (a) Pour un "packed byte"
  - (b) Pour un "packed word"
91. **NEW** - Écrivez un petit programme pour déterminer l'endianness de la machine et rapportez les résultats. Exécutez le programme sur un ordinateur à votre disposition et activez la sortie.
92. **NEW** - La plupart des processeurs, mais pas tous, utilisent un ordre de bits gros ou petit boutiste dans un octet qui est cohérent avec le classement gros ou petit boutiste des octets dans un scalaire multi-octets. Prenons le Motorola 68030, qui utilise un ordre d'octets big-endian. La documentation du 68030 concernant les formats prête à confusion. Le manuel de l'utilisateur explique que l'ordre des bits des champs de bits est le contraire de l'ordre des bits des entiers. La plupart des opérations de champ de bits fonctionnent avec un ordre d'extrémité, mais quelques opérations de champ de bits nécessitent l'ordre opposé. La description suivante du manuel de l'utilisateur décrit la plupart des opérations de champ de bits : Un opérande de bit est spécifié par une adresse de base qui sélectionne un octet en mémoire (l'octet de base) et un numéro de bit qui sélectionne le bit de cet octet. Le bit le plus significatif est le bit sept. Un opérande de champ de bits est spécifié par :
- (1) une adresse de base qui sélectionne un octet en mémoire ;
  - (2) un décalage de champ binaire qui indique le bit le plus à gauche (de base) du champ binaire par rapport au bit le plus significatif de l'octet de base ; et

- (3) une largeur de champ de bits qui détermine le nombre de bits à droite de l'octet de base dans le champ de bits. Le bit le plus significatif de l'octet de base est le décalage de champ de bits 0, le bit le moins significatif de l'octet de base est le bit décalage de champ 7. Ces instructions utilisent-elles l'ordre des bits big-endian ou little-endian ?

## Jeux d'instructions : Modes et Formats d'adressage

93. **NEW** -

- (a) Définissez brièvement l'adressage immédiat.
- (b) Définissez brièvement l'adressage direct.
- (c) Définissez brièvement l'adressage indirect.
- (d) Définissez brièvement l'adressage des registres.
- (e) Définissez brièvement l'adressage indirect du registre.
- (f) Définissez brièvement l'adressage des déplacements.
- (g) Définissez brièvement l'adressage relatif.
- (h) Quel est l'avantage de l'auto-indexation ?
- (i) Quelle est la différence entre la post-indexation et la pré-indexation ?
- (j) Quels sont les faits permettant de déterminer l'utilisation des bits d'adressage d'une instruction ?
- (k) 11.11 Quels sont les avantages et les inconvénients de l'utilisation d'un format d'instruction de longueur variable ?

## Structure et fonctions du processeur

94. 1. Quels rôles généraux sont effectués par les registres de processeur ?
2. Quelles catégories de données sont généralement prises en charge par les registres visibles par l'utilisateur ?
3. Quelle est la fonction des codes de condition ?
4. Qu'est-ce qu'un mot d'état du programme ?
5. Pourquoi un pipeline d'instruction en deux étapes ne permet-il pas de réduire de moitié le temps de cycle d'instruction par rapport à l'absence de pipeline ?
6. Énumérez et expliquez brièvement les différentes manières dont un pipeline d'instructions peut traiter des instructions de branche conditionnelles.
7. Comment les bits d'histoire sont-ils utilisés pour la prédiction de branche ?
95. a. Si la dernière opération effectuée sur un ordinateur avec un mot de 8 bits était une addition dans laquelle les deux opérandes étaient 00000010 et 00000011, quelle serait la valeur des

indicateurs suivants ?

- Carry
- Zero
- Overflow
- Sign
- Even Parity
- Half-Carry

b. Répétez l'opération pour l'ajout de (complément à deux) -1 et +1.

96. Répétez l'exercice précédent pour l'opération A-B, où A contient 11110000 et B = 0010100.
97. Un microprocesseur est cadencé à une fréquence de 5 GHz.
- a. Combien de temps dure un cycle d'horloge ?
  - b. Quelle est la durée d'un type d'instructions machine composé de trois cycles d'horloge ?
98. Un microprocesseur fournit une instruction capable de déplacer une chaîne d'octets d'une zone de mémoire à une autre. La récupération et le décodage initial de l'instruction prennent 10 cycles d'horloge. Ensuite, il faut 15 cycles d'horloge pour transférer chaque octet. Le microprocesseur est cadencé à un taux de 10 GHz.
- a. Déterminez la longueur du cycle d'instructions dans le cas d'une chaîne de 64 octets.
  - b. Quel est le délai le plus défavorable pour l'acquittement d'une interruption si l'instruction est non interruptible ?
  - c. Répétez la partie (b) en supposant que l'instruction peut être interrompue au début de chaque transfert d'octet.
99. Supposons qu'un 8088 exécute un programme dans lequel la probabilité d'un saut de programme est de 0,1. Pour simplifier, supposons que toutes les instructions ont une longueur de 2 octets.
- a. Quelle fraction de cycles de bus d'extraction d'instruction est perdue ?
  - b. Répétez cette opération si la file d'instructions a une longueur de 8 octets.
100. Un processeur non pipelin a une fréquence d'horloge de 2,5 GHz et un CPI (Cycles Per Instruction) moyen de 4. Une mise à niveau du processeur introduit un pipeline à cinq étages. Toutefois, en raison de retards internes dans le pipeline, tels que le retard de verrouillage, la fréquence d'horloge du nouveau processeur doit être réduite à 2 GHz.
- a. Quelle est l'accélération (speedup) obtenue pour un programme typique ?
  - b. Quel est le taux MIPS pour chaque processeur ?

## Reduced Instruction Set Computers (RISC)

101. 1. Quelles sont les caractéristiques distinctives typiques de l'organisation RISC ?
2. Expliquez brièvement les deux approches de base utilisées pour minimiser les opérations de registre de mémoire sur les machines RISC.
3. Si un tampon de registre circulaire est utilisé pour gérer les variables locales pour les procédures imbriquées, décrivez deux approches pour gérer les variables globales.
4. Quelles sont les caractéristiques typiques d'une architecture de jeu d'instructions RISC ?
5. Qu'est-ce qu'une branche retardée (delayed branch) ?
102. Nous souhaitons déterminer le temps d'exécution d'un programme donné à l'aide des divers systèmes de traitement en pipeline décrits. Supposons :

$N =$  nombre d'instructions exécutées  
 $D =$  nombre d'accès mémoire  
 $J =$  nombre d'instructions de saut

Pour le schéma séquentiel simple, le temps d'exécution est de  $2N + D$  étapes. Dérivez des formules pour le pipeline en deux étapes, en trois étapes et en quatre étapes.

103. Considérez le fragment de code suivant dans un langage de haut niveau :

for I in 1...100 loop S  $\leftarrow$  S+Q(I).VAL end loop ;

Supposons que Q soit un tableau d'enregistrements de 32 octets et que le champ VAL figure dans les 4 premiers octets de chaque enregistrement. En utilisant du code x86, nous pouvons compiler ce fragment de programme comme suit :


```
MOV ECX,1 ;use register ECX to hold I
IMUL EAX, ECX, 32 ;get offset in EAX
MOV EBX, Q[EAX] ;load VAL field
ADD S, EBX ;add to S
INC ECX ;increment I
CMP ECX, 101 :compare to 101
JNE LP ;loop until I=100
```

Ce programme utilise l'instruction IMUL, qui multiplie le deuxième opérande par la valeur immédiate du troisième opérande et place le résultat dans le premier opérande. Un partisan du RISC aimerait démontrer qu'un compilateur intelligent peut éliminer des instructions inutilement complexes telles que IMUL. Fournissez la démonstration en réécrivant le programme x86 ci-dessus sans utiliser l'instruction IMUL.

# Devoir Surveillé (E)- Systèmes Embarqués (SE) (Juillet 2019)

## Partie I : Questions de cours (6 points)

1. Un système embarqué (SE) est un système électronique et informatique autonome ne possédant pas des entrées sorties standard comme un clavier ou un écran d'ordinateur. On le définit aussi généralement par le fait qu'il n'est pas visible en tant que tel, mais est intégré dans un équipement doté d'une autre fonction ; on dit aussi que le système est enfoui, ce qui traduit plus fidèlement le terme anglais embedded.  
Citez au moins trois (3) caractéristiques des SE ?
2. Domaines d'applications - Les domaines dans lesquels on trouve des systèmes embarqués sont de plus en plus nombreux.  
Citer de façon précise cinq (5) domaines d'application des SE ?
3. Décrivez en quelques lignes la place des Systèmes Embarqués (SE) dans la croissance explosive de l'Internet des objets ou "Internet of Things" (IoT) ?
4. Qu'est ce qu'un microprocesseur ? Qu'est ce qu'un microcontrôleur ? Quelles sont les caractéristiques principales d'un microcontrôleur ? Citer trois (3) exemples de familles de microcontrôleur.
5. Donner trois (3) raisons qui expliquent le recours au processeur multi-cœur et processeur "many"-cœur.
6. Qu'est ce qu'un cycle d'instructions ? Définir les deux (2) étapes de traitement des instructions comme illustrer dans la figure ci-dessous.



7. Quelles sont les différences entre accès séquentiel, accès direct et accès aléatoire ?
8. Quelle est la relation générale entre le temps d'accès, le coût de la mémoire et la capacité ?

## Partie II (14 points)

### Exercice 1 : Exemple de programme d'exécution (3 points)


La figure ci-dessous vous donne un exemple de programme d'exécution. Le contenu de la mémoire et des registres sont en hexadécimal. Egalement pour interpréter le contenu de la mémoire,

on vous donne la liste partielle des "opcodes". On vous rappelle également le format de mémoire IAS; Un mot peut également contenir deux instructions de 20 bits, chaque instruction consistant en un code d'opération (opcode) de 8 bits spécifiant l'opération à exécuter et une adresse de 12 bits désignant l'un des mots en mémoire (numéroté de 0 à 999).


0001 = Load AC from memory

0010 = Store AC to memory

0101 = Add to AC from memory



(b) Instruction word



- Déterminer les valeurs de  $X_{\text{step1}}$ ,  $X_{\text{step2}}$ ,  $X_{\text{step3}}$ ,  $X_{\text{step4}}$ ,  $X_{\text{step5}}$  et  $X_{\text{step6}}$ , en hexadécimal correspondantes aux étapes 1, 2, 3, 4, 5 et 6 respectivement ?

2. Déterminer les valeurs de  $Y_{\text{step2}}$ ,  $Y_{\text{step3}}$ ,  $Y_{\text{step4}}$ ,  $Y_{\text{step5}}$ ,  $Y_{\text{step6}}$  et  $Y'_{\text{step6}}$ , en hexadécimal.
3. Dédire les valeurs de  $Z_{\text{step1}}$ ,  $Z_{\text{step2}}$ ,  $Z_{\text{step3}}$ ,  $Z_{\text{step4}}$ ,  $Z_{\text{step5}}$  et  $Z_{\text{step6}}$ , en hexadécimal correspondantes aux étapes 1, 2, 3, 4, 5 et 6 respectivement.

## Exercice 2 : Evolution et performance des ordinateurs (3 points)

Considérez trois (3) machines différentes, avec deux jeux d'instructions différents, chacun ayant une fréquence d'horloge de 400 MHz. Les mesures suivantes sont enregistrées sur les trois (3) machines exécutant un ensemble donné de programmes de référence :

| Instruction Type     | Instruction Count (millions) | Cycles per Instruction |
|----------------------|------------------------------|------------------------|
| Machine A            |                              |                        |
| Arithmetic and logic | 8                            | 1                      |
| Load and store       | 4                            | 3                      |
| Branch               | 2                            | 4                      |
| Others               | 4                            | 3                      |
| Machine B            |                              |                        |
| Arithmetic and logic | 10                           | 1                      |
| Load and store       | 8                            | 2                      |
| Branch               | 2                            | 4                      |
| Others               | 4                            | 3                      |
| Machine C            |                              |                        |
| Arithmetic and logic | 12                           | 1                      |
| Load and store       | 6                            | 5                      |
| Branch               | 2                            | 4                      |
| Others               | 2                            | 3                      |

1. Déterminez le CPI ("Cycles per instruction") effectif, le taux MIPS et le temps d'exécution pour chaque machine.
2. Commenter les résultats.

## Exercice 3 : Evolution et performance des ordinateurs (3 points)

Le tableau suivant, basé sur des données de la littérature, indique les temps d'exécution, en secondes, de deux (2) programmes différents sur trois (3) machines.

| <b>Benchmark</b> | <b>Processor</b> |          |          |
|------------------|------------------|----------|----------|
|                  | <b>X</b>         | <b>Y</b> | <b>Z</b> |
| <b>1</b>         | 20               | 10       | 40       |
| <b>2</b>         | 40               | 80       | 20       |

- La moyenne arithmétique calculée sur une liste notée  $(x_1, x_2, \dots, x_N)$  s'écrit :

$$M_A = \frac{1}{N} \sum_{n=1}^N x_n$$

- La moyenne géométrique calculée sur une liste notée  $(x_1, x_2, \dots, x_N)$  s'écrit :

$$M_G = \left( \prod_{n=1}^N x_n \right)^{\frac{1}{N}}$$

1. Calculez la moyenne arithmétique de chaque système en utilisant X comme machine de référence, puis en utilisant Y comme machine de référence. Argumentez que les trois (3) machines ont intuitivement des performances à peu près équivalentes et que la moyenne arithmétique donne des résultats trompeurs.
2. Calculez la moyenne géométrique de chaque système en utilisant X comme machine de référence, puis en utilisant Y comme machine de référence. Commentez les performances des trois (3) machines sur la base de calcul de la moyenne géométrique.

#### Exercice 4 : La mémoire cache (2 points)

1. Un ensemble de cache associatif ("set-associative cache") est constitué de 128 lignes, ou emplacements, divisés en ensembles de quatre lignes. La mémoire principale contient 8K blocs de 128 mots chacun. Affichez le format des adresses de la mémoire principale.

#### Exercice 5 : Reduced Instruction Set Computers (RISC) (3 points)

Nous souhaitons déterminer le temps d'exécution d'un programme donné à l'aide des divers systèmes de traitement en pipeline décrits. Supposons :

$N$  = nombre d'instructions exécutées  
 $D$  = nombre d'accès mémoire  
 $J$  = nombre d'instructions de saut

1. Pour le schéma séquentiel simple, le temps d'exécution est de  $2N + D$  étapes. Dérivez des formules pour le pipeline en deux étapes, en trois étapes et en quatre étapes.